طراحی مبدل آنالوگ به دیجیتال تقریب متوالی سرعت بالا

پایان نامه
  • وزارت علوم، تحقیقات و فناوری - دانشگاه تربیت مدرس - دانشکده برق و کامپیوتر
  • نویسنده حامد نصیری
  • استاد راهنما عبدالرضا نبوی
  • تعداد صفحات: ۱۵ صفحه ی اول
  • سال انتشار 1393
چکیده

در این پایان نامه یک مبدل آنالوگ به دیجیتال نرخ نایکوئیست تقریب متوالی 7 بیت با سرعت نمونه برداری 3 گیگا نمونه برثانیه در تکنولوژی 0.18 um cmos ارائه می شود. این مبدل با استفاده از موازی کردن ۱۵مبدل تقریب متوالی طراحی شده است. در مبدل های هر یک از کانال ها از اطلاعات زمانی مقایسه گر ولتاژ برای افزایش سرعت استفاده شده که باعث افزایش 1.6 برابری سرعت آنها گردیده است. همچنین ساختار شبه c-2c بهبود یافته ای در مبدل دیجیتال به آنالوگ داخلی آنها استفاده شده که مصرف توان را تا میزان 65 درصد کاهش داده است. همچنین روشی برای کالیبراسیون مقایسه گر زمان پیشنهاد داده شده است. از این مبدل می توان در گیرنده هایی که سیگنال ورودی با پهنای باند بالایی دارند، استفاده کرد. برای مثال در گیرنده های ارتباط بیسیم در مسافت های کوتاه که با سرعت بالا و مبتنی بر ofdm کار می کنند. هر یک از مبدل های تقریب متوالی شامل یک مبدل دیجیتال به آنالوگ، یک مقایسه گر ولتاژ، دو مقایسه گر زمان، قسمت های دیجیتال که سیگنال های کنترلی مورد نیاز را تولید می کنند و همچنین یک نمونه گیر ولتاژ می باشند. برای هر یک از مبدل های دیجیتال به آنالوگ قسمت هایی برای کالیبره کردن و حذف اثر تخریبی خازن¬های پارازیتی موجود در گره های میانی وجود دارد. آفست مقایسه گر ولتاژ هر یک از مبدل ها نیز با استفاده از مدارهای دیجیتال و یک مبدل دیجیتال به آنالوگ کالیبره می-گردد. کالیبراسیون عدم تطابق ناشی از موازی کردن مبدل ها که شامل آفست، بهره و اختلافات زمانی بین کلاک کانال های مختلف می باشد، در نظر گرفته شده است. برای کالیبراسیون آفست و بهره از سه مبدل اضافی که فقط در زمان های کالیبراسیون فعال می گردند، استفاده می شود. همچنین کالیبراسیون زمانی با اعمال سیگنال سینوسی معین و تنظیم میزان تاخیر بلوک های تاخیر که در مسیر کلاک هر یک از کانال ها قرار گرفته اند، صورت می پذیرد. از شبیه سازی مبدل طراحی شده در نرم افزار ads برای ورودی های با فرکانس محدوده نرخ نایکوئیست نتایج زیر بدست آمد. تعداد بیت موثر برای هر یک از مبدل¬های تقریب متوالی بیش از ۶.۵ بیت و sfdr=-52.8dbc ، همچنین برای ساختار موازی نیز تعداد بیت موثر بیش از ۶.15 بیت و مقدار sfdr=-45dbc حاصل شد. مبدل دارای مصرف توان 150mw با ولتاژ تغذیه ۱.۸ ولتی می باشد که ضریب شایستگی آن برابر با 700 fj/conv-step خواهد بود.

۱۵ صفحه ی اول

برای دانلود 15 صفحه اول باید عضویت طلایی داشته باشید

اگر عضو سایت هستید لطفا وارد حساب کاربری خود شوید

منابع مشابه

آنالیز و طراحی مبدل آنالوگ به دیجیتال تقریب متوالی (sar) با سرعت و دقت بالا و توان مصرفی پایین

امروزه با افزایش کارایی پردازنده های سیگنال دیجیتال در پردازش پرسرعت اطلاعات، تقاضا برای مبدل های آنالوگ به دیجیتال با سرعت های بالا و دقت های بالاتر افزایش یافته است. از میان ساختارهای مختلف مبدل های آنالوگ به دیجیتال، مبدل تقریب متوالی (sa-adc) با استفاده از حداقل عناصر فعال به طور گسترده در کاربردهایی با توان مصرفی پایین مورد استفاده قرار می گیرد. در این رساله روش های نوینی در جهت افزایش سرع...

تحلیل و طراحی مبدل آنالوگ به دیجیتال تقریب متوالی برای کاربردهای پزشکی

مبدل آنالوگ به دیجیتال تقریب متوالی به علت استفاده از حداقل مدار فعال به صورت گسترده در کاربردهایی با توان مصرفی پایین استفاده می شود. در این رساله، توان مصرفی ناشی از سوئیچ زنی آرایه خازنی و همچنین رفتار غیرخطی ناشی از عدم تطبیق بین خازن های زیرمبدل دیجیتال به آنالوگ مورد استفاده در مبدل تقریب متوالی مورد تحلیل قرار می گیرد. در نتیجه تحلیل انجام شده، برای نخستین بار روابطی بسته برای مقدار توان...

15 صفحه اول

مبدل آنالوگ به دیجیتال تقریب متوالی غیر دودویی با استفاده از آرایه ی خازنی شکسته

در این پایان نامه، یک ساختار جدید برای پیاده سازی مبدل های تقریب متوالی (sa adc)، بر پایه ی الگوریتم جستجوی غیر دودویی ارایه می شود. بدین منظور در ابتدا، الگوریتم جستجوی تقریب متوالی غیر دودویی به دقت بررسی می شود. گام های پرش ولتاژdac ، در این روش باید معادلات و قید های خاصی را ارضا کنند. تا کنون در گزارش های منتشر شده، صحت عملکرد یک جستجوی غیر دودویی بر پایه ی این معادلات، نشان داده نشده است....

15 صفحه اول

طراحی و شبیه‌سازی مبدل آنالوگ به دیجیتال لوله‌ای مبتنی بر مقایسه‌گر ولتاژ پایین

در این مقاله، یک مبدل آنالوگ به دیجیتال لوله‌ای مبتنی بر مقایسه‌گر ولتاژ پایین طراحی شده است. حذف تقویت‌کننده و جایگزین کردن آن به‌وسیله یک مقایسه‌گر و منبع جریان تأثیر زیادی در کاهش توان مصرفی و پیچیدگی طراحی داشته است. برای طبقه اول از یک دو برابرکننده بهره خازنی به‌عنوان MDAC استفاده شده است تا دقت لازم را برای ولتاژ خروجی طبقه اول فراهم آورد. به‌دلیل اثر بارگذاری طبقه دوم بر روی طبقه اول از...

متن کامل

طراحی مبدل آنالوگ به دیجیتال توان بایین

مبدل های آنالوگ به دیجیتال (adc)، پردازش سیگنالهای آنالوگ جهان واقعی را در حوزه دیجیتال امکان پذیر می سازند. در میان ساختار های متعدد adc ، مبدل های الگوریتمی (یا دوره ای )، به صورت یک معماری مناسب برای تحقق مبدل های آنالوگ به دیجیتال با سرعت های نمونه برداری پایین تا متوسط و دقت های بین 8 تا 17 بیت با کمترین توان مصرفی و سطح سیلیکن اشغالی شناخته شده است. این مبدل ها در سیستم های سنسور، قطعات پ...

15 صفحه اول

کاهش توان در مبدل آنالوگ به دیجیتال فلش پر سرعت

مبدلهای آنالوگ به دیجیتال فلش عمدتا در کاربردهایی با سرعت نمونه برداری بسیار زیاد اما تعداد بیت کم از قبیل رادیوهای با پهنای باند وسیع مورد استفاده قرار می گیرند. یکی از مهمترین محدودیتها در افزایش تعداد بیت در این مبدلها، افزایش سرسام آور توان مصرفی است که به صورت نمایی با افزایش تعداد بیت مبدل افزایش می یابد. در این پایان نامه تلاش شده است با اصلاح ساختار مقایسه کننده توان مصرفی آن کاهش یابد....

15 صفحه اول

منابع من

با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید

ذخیره در منابع من قبلا به منابع من ذحیره شده

{@ msg_add @}


نوع سند: پایان نامه

وزارت علوم، تحقیقات و فناوری - دانشگاه تربیت مدرس - دانشکده برق و کامپیوتر

میزبانی شده توسط پلتفرم ابری doprax.com

copyright © 2015-2023